当前位置: 首页 版块 Matlab/Simulink
对列出的IP模块开展最小模型搭建仿真、生成HDL代码,进行IP模块的功能、性能及优化后性能等验证,对所验证的IP模块功能使用、注意事项及所占用的资源进行较为详细的说明,最终形成IP模块验证说明文档。需求如下(指定FPGA型号):
1)通过对验证IP库的最小模型搭建,进行IP模块功能性仿真,仿真完成后,对其生成HDL代码,评估该IP模块在默认参数设置下所占用的FPGA主要资源;
2)评估该IP模块在默认参数设置下所能达到的性能;
3)对该IP模块的使用进行优化(如果能),评估优化后该IP模块所占用的FPGA主要资源;
4)对优化后的IP模块,进行性能评估;
5)对该验证的IP模块的使用方法进行文字说明,形成文档。
6)对该验证的IP模块在设计过程中应注意的事项进行文字说明,形成文档。
依据上节内容,需求分为以下几个部分:
1)建模仿真;
2)功能验证;
3)生成代码;
4)评估资源;
5)评估性能;
6)优化模型;
7)优化后生成代码;
8)优化后评估资源;
9)优化后评估性能;
5.2.1建模仿真
依据验证需求,对Simulink IP模块进行最小系统建模,以完成功能仿真。以下图为示例:
图 1 IP库建模
功能仿真完成后,即可对该模型生成HDL代码。
5.2.2FPGA在环仿真
FPGA在环测试是生成fpga-in-the-loop 工程,将.bit文件下载至FPGA芯片,运行模型开始在环测试,通过观察FIL与DUT波形对比窗口,可以验证FPGA在环时的正确性。图 2 生成FIL FPGA工程
图 3 生成的FIL模型工程
5.2.4评估资源
Xilinx综合工具综合结果为准备,对其主要资源使用作如下统计:
表 1 优化前xxIP资源评估
序号 | 资源类型 | 所占比例 | 说明 |
1. | Slice | xx | |
2. | LUT | xx | |
3. | BRAM | xx | |
4. | DSP48E | xx |
5.2.5评估性能
IP库验证,性能评估,只评估出在指定器件类型且在资源评估的基础上评估出近似最大时钟约束。评估表如下所示:
表 2 优化前性能评估
序号 | Clk约束 | 时钟报告说明 | 说明 |
1. | Max通过值:xx | 建立时间:xx 保持时间:xx | |
2. | Min未通过值:xx | 建立时间:xx 保持时间:xx |
5.2.6优化模型
对验证IP进行模型层次及Simulink工具层次的优化,优化设置如下(简单示意):
图 7 模型层优化
图 8 工具层次优化
通过对IP库模块进行模型层次及工具层次的优化操作,再次生成HDL代码进行评估。
5.2.7优化后生成代码
优化后生成HDL代码(示意图):
图 9 优化后生成代码
图 10 优化后生成的ISE工程
5.2.8优化后评估资源
对IP库模块进行模型层次与工具层次的优化后,资源评估如下:
表 3 优化后xxIP资源评估
序号 | 资源类型 | 所占比例 | 说明 |
1. | Slice | xx | |
2. | LUT | xx | |
3. | BRAM | xx | |
4. | DSP48E | xx |
5.2.9优化后评估性能
对IP库模块进行模型层次与工具层次的优化后,性能评估如下:
表 4 优化后性能评估
序号 | Clk约束 | 时钟报告说明 | 说明 |
1. | Max通过值:xx | 建立时间:xx 保持时间:xx | |
2. | Min未通过值:xx | 建立时间:xx 保持时间:xx |
对该IP库模块功能使用说明,及注意事项说明。
表 5 Simulink IP库使用及注意事项
类别 | 序号 | 具体事项 | 说明 |
功能说明 | 1. | Xx | |
2. | xx | ||
3. | xx | ||
注意事项 | 1. | xx | |
2. | xx | ||
3. | xx |
请登录后评论~